7 月 17 日消息，據三星電子 2024 年異構集成路線圖，該企業正積極研發一款名為 LP Wide I/O 的新型移動內存。
值得注意的是，三星電子以往曾提到過一種名稱與其相近的 LLW (Low Latency Wide I/O) 內存，尚不能確認兩者關系。
LP Wide I/O 內存將于 2025 年一季度實現技術就緒，2025 下半年至 2026 年中實現量產就緒。
路線圖顯示，LP Wide I/O 內存單封裝位寬將達到現有 HBM 內存的一半 —— 即 512bit。
作為對比，目前的 LPDDR5 內存是單封裝四通道共 64bit，未來的 LPDDR6 內存也僅有 96bit。
更大的位寬意味著三星電子的 LP Wide I/O 內存可提供遠勝于現有移動內存產品的內存帶寬，滿足設備端 AI 應用等場景的需求。
在相對較小的移動內存芯片上實現 512bit 位寬，勢必需要堆疊 DRAM 芯片，但 HBM 采用的 TSV 硅通孔方式也不適合移動內存各層 DRAM 間的互聯。
因此三星電子將在 LP Wide I/O 內存上采用一項名為 VCS (全稱 Vertical Cu Post Stack) 的全新垂直互聯技術。
同 SK 海力士的 VFO 技術類似，三星電子的 VCS 技術也是將扇出封裝和垂直通道結合在一起。
三星電子表示，VCS 先進封裝技術相較傳統引線鍵合擁有 8 倍和 2.6 倍的 I/O 密度和帶寬；
相較 VWB (IT之家注：全稱 Vertical Wire Bonding，疑似指代 SK 海力士的 VFO 技術) 垂直引線鍵合技術，三星電子宣稱其 VCS 技術的生產效率是前者 9 倍。